SherbyNet - /page/wikibook/entry.mu

Micron Document

<!DOCTYPE html>

<title>Nehalem (microarchitecture)</title>

</head>

<h1 id="firstHeading" class="firstHeading mw-first-heading"><span class="mw-page-title-main">Nehalem (microarchitecture)</span></h1>

</header>

</div>

<div>Nehalem</div>

</div>

</div>

<div class="legend">Microarchitecture Nehalem.</div><table><caption style="background-color:#127cc1;color:#ffffff;">Informations générales</caption>

<th scope="row"> Production

</th>

<td>

11 novembre 2008</td>

</tr>

<tr>

<th scope="row">Fabricant</th>

<td>

<a href="Intel" title="Intel">Intel</a></td>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Performances</caption>

<th scope="row"> Fréquence

</th>

<td>

1,06 <abbr class="abbr" title="gigahertz"><a href="Hertz" title="Hertz">GHz</a></abbr> à 3,33 <abbr class="abbr" title="gigahertz"><a href="Hertz" title="Hertz">GHz</a></abbr></td>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Taille du cache</caption>

<th scope="row"> Niveau 1

</th>

<td>

64 ko par cœur</td>

</tr>

<tr>

<th scope="row"> Niveau 2

</th>

<td>

256 ko par cœur</td>

</tr>

<tr>

<th scope="row"> Niveau 3

</th>

<td>

4 Mo à 24 Mo partagé</td>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Spécifications physiques</caption>

<th scope="row"> Finesse de gravure

</th>

<td>

</tr>

<tr>

</th>

<td>

2-6</td>

</tr>

<tr>

<th scope="row"> <a href="Socket_(processeur)" title="Socket (processeur)">Socket(s)</a>

</th>

<td>

<li><a href="Socket_G1" title="Socket G1">Socket G1</a></li></ul></td>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Architecture et classification</caption>

<th scope="row"> <a href="Architecture_de_processeur" title="Architecture de processeur">Architecture</a>

</th>

<td>

</tr>

<tr>

<th scope="row"> Famille

</th>

<td>

<ul><li><a href="Nehalem_(famille_de_microprocesseurs)" title="Nehalem (famille de microprocesseurs)">Nehalem (45 nm)</a></li>

<li><a href="Westmere" title="Westmere">Westmere</a> (32 nm)</li></ul></td>

</tr>

</tbody></table><p class="mw-empty-elt">

</p><p class="mw-empty-elt">

</p><table><caption style="background-color:#127cc1;color:#ffffff;">Produits, marques, modèles, variantes</caption>

</table><table><caption style="background-color:#127cc1;color:#ffffff;">Historique</caption>

</table>

<p class="overflow infobox-navigateur navigation-not-searchable" style=""><span class="prev_bloc"><a href="Core_(microarchitecture)" title="Core (microarchitecture)">Core</a></span> <span class="next_bloc"><a href="Sandy_Bridge" title="Sandy Bridge">Sandy Bridge</a></span></p>

</div>

<p>La microarchitecture <b>Nehalem</b> est une <a href="Microarchitecture" title="Microarchitecture">microarchitecture</a> <a href="Intel#Historique_des_microprocesseurs_x86_produits" title="Intel">x86 d'Intel</a>, utilisée par les familles <a href="#Processeurs_de_la_famille_Nehalem_(gravure_45_nm)">Nehalem</a><sup id="cite_ref-ark_Nehalem_1-0" class="reference"><a href="#cite_note-ark_Nehalem-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup> et <a href="#Processeurs_de_la_famille_Westmere_(gravure_32_nm)">Westmere</a><sup id="cite_ref-ark_Westmere_2-0" class="reference"><a href="#cite_note-ark_Westmere-2"><span class="cite-bracket">[</span>2<span class="cite-bracket">]</span></a></sup>. Elle succède à <a href="Core_(microarchitecture)" title="Core (microarchitecture)">Core</a>, par rapport à laquelle elle apporte plusieurs changements majeurs, comme l'intégration du <a href="Contr%C3%B4leur_m%C3%A9moire" title="Contrôleur mémoire">contrôleur mémoire</a> et l'utilisation d'un nouveau bus de données système et inter-processeur (<a href="QuickPath_Interconnect" title="QuickPath Interconnect">QPI</a>). Les déclinaisons Clarkdale intègrent en outre un contrôleur <a href="PCI_Express" title="PCI Express">PCI Express</a>.

</p><p>Le premier processeur Nehalem a été le <a href="Intel_Core_i7" title="Intel Core i7">Core i7 920</a><sup id="cite_ref-3" class="reference"><a href="#cite_note-3"><span class="cite-bracket">[</span>3<span class="cite-bracket">]</span></a></sup> sorti en <time class="nowrap" datetime="2008-11" data-sort-value="2008-11">novembre 2008</time>. La microarchitecture suivante est <a href="Sandy_Bridge" title="Sandy Bridge">Sandy Bridge</a>.

</p>

<div class="mw-heading mw-heading2"><h2 id="Principales_caractéristiques"><span id="Principales_caract.C3.A9ristiques"></span>Principales caractéristiques</h2></div>

<ul><li>Architecture <a href="Microprocesseur_multi_c%C5%93ur" class="mw-redirect" title="Microprocesseur multi cœur">multi-cœur</a> modulaire.</li>

<li><a href="Hyperthreading" class="mw-redirect" title="Hyperthreading">Hyperthreading</a> : chaque cœur peut traiter deux <a href="Thread_(informatique)" title="Thread (informatique)">threads</a> simultanément.</li>

<li>3 niveaux de <a href="M%C3%A9moire_cache" title="Mémoire cache">mémoire cache</a> dont deux dédiés à chaque cœur.</li>

<li><a href="Contr%C3%B4leur_m%C3%A9moire" title="Contrôleur mémoire">Contrôleur mémoire</a> double ou triple canal intégré.</li>

<li>Bus système et inter-processeur <a href="QuickPath_Interconnect" title="QuickPath Interconnect">QuickPath Interconnect</a> (similaire au bus <a href="HyperTransport" title="HyperTransport">HyperTransport</a> utilisé par <a href="Advanced_Micro_Devices" title="Advanced Micro Devices">AMD</a>) dans les modèles pour PC de bureau haut de gamme (<i>HEDT</i>), pour stations de travail ou pour serveurs et <a href="Direct_Media_Interface" title="Direct Media Interface">DMI</a> pour les autres modèles, en remplacement de l'ancien <a href="Front_side_bus" title="Front side bus">FSB</a>.</li>

<li>Second niveau de <a href="Pr%C3%A9diction_de_branchement" title="Prédiction de branchement">prédiction de branchement</a> (second niveau de BTB (<i>Branch Target Buffer</i>))</li>

<li>Stockage des boucles logicielles après décodage (précédemment : avant décodage)</li>

<li>Macro fusion des instructions 64 bits (uniquement valable pour les instructions 32 bits sur le <a href="Intel_Core_2" title="Intel Core 2">Core 2</a>)</li>

<li>Contrôleur graphique intégré (sur certains modèles)</li>

<li>Gestion d'énergie propre à chaque cœur.</li>

<li>Support natif de la <a href="Virtualisation" title="Virtualisation">virtualisation</a> (selon modèles)<sup id="cite_ref-4" class="reference"><a href="#cite_note-4"><span class="cite-bracket">[</span>4<span class="cite-bracket">]</span></a></sup></li>

<li>Instructions <a href="SSE4" title="SSE4">SSE4.2</a></li></ul>

<div class="mw-heading mw-heading3"><h3 id="Conception_multicœurs"><span id="Conception_multic.C5.93urs"></span>Conception multicœurs</h3></div>

<p>L'architecture Nehalem est nativement multicœurs. De plus Intel a annoncé une conception modulaire permettant de proposer des variantes de cette architecture en fonction des divers segments du marché, avec plus ou moins de cœurs, de mémoire cache, de bus système et de contrôleurs mémoires.

</p>

<div class="mw-heading mw-heading3"><h3 id="Contrôleur_mémoire"><span id="Contr.C3.B4leur_m.C3.A9moire"></span>Contrôleur mémoire</h3></div>

<p>La plupart des microprocesseurs modernes intègrent leur contrôleur mémoire, qui permet les échanges directs entre la mémoire vive et le processeur, sans passer par le chipset.

</p>

<div class="mw-heading mw-heading3"><h3 id="Interconnexions_QuickPath_Interconnect">Interconnexions QuickPath Interconnect</h3></div>

<p>Certains modèles sont reliés au système par un bus nommé « <i>QuickPath Interconnect</i> ». Il est relativement similaire dans son principe à l'<a href="HyperTransport" title="HyperTransport">HyperTransport</a> de son concurrent <a href="Advanced_Micro_Devices" title="Advanced Micro Devices">AMD</a>, afin de fournir une <a href="Bande_passante" title="Bande passante">bande passante</a> mémoire optimale tout en éliminant au maximum les goulets d'étranglement.

</p>

<div class="mw-heading mw-heading2"><h2 id="Processeurs_de_la_famille_Nehalem_(gravure_45_nm)"><span id="Processeurs_de_la_famille_Nehalem_.28gravure_45_nm.29"></span>Processeurs de la famille Nehalem (gravure 45 nm)</h2></div>

<p><i>Nehalem</i> est la famille de <a href="Microprocesseur" title="Microprocesseur">microprocesseurs</a> d'<a href="Intel" title="Intel">Intel</a> qui succède à la famille <a href="Penryn" title="Penryn">Penryn</a>, et la première à utiliser la <a href="Microarchitecture" title="Microarchitecture">microarchitecture</a> homonyme Nehalem<sup id="cite_ref-ark_Nehalem_1-1" class="reference"><a href="#cite_note-ark_Nehalem-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup>. Les processeurs Nehalem sont gravés en <a href="45_nm" title="45 nm">45 <abbr class="abbr" title="nanomètre">nm</abbr></a><sup id="cite_ref-ark_Nehalem_1-2" class="reference"><a href="#cite_note-ark_Nehalem-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup>.

</p><p>Il existe des processeurs Nehalem pour tous les marchés : <a href="Serveur_informatique" title="Serveur informatique">serveur</a>, <a href="Station_de_travail" title="Station de travail">station de travail</a>, <a href="Ordinateur_de_bureau" title="Ordinateur de bureau">ordinateur de bureau</a>, <a href="Ordinateur_portable" title="Ordinateur portable">ordinateur portable</a>. On trouve ainsi des processeurs Nehalem dans les gammes <a href="Intel_Core_i7" title="Intel Core i7">Core i7</a> et <a href="Intel_Core_i5" title="Intel Core i5">Core i5</a>, le premier processeur Nehalem ayant été commercialisé au <abbr class="abbr" title="Quatrième">4<sup>e</sup></abbr> trimestre 2008.

</p><p>La famille de microprocesseurs Intel suivante est <a href="#Processeurs_de_la_famille_Westmere_(gravure_32_nm)">Westmere</a>, qui constitue un <a href="Die_shrink" title="Die shrink">die shrink</a> en 32 <abbr class="abbr" title="nanomètre">nm</abbr> qui apporte également sept nouvelles <a href="Instruction_machine" class="mw-redirect" title="Instruction machine">instructions</a>.

</p>

<div class="mw-heading mw-heading3"><h3 id="Bloomfield">Bloomfield</h3></div>

<p>Le <i>Bloomfield</i> est un microprocesseur haut de gamme. Il est doté de quatre cœurs, de trois niveaux de mémoire cache, et d'un contrôleur mémoire <a href="DDR3_SDRAM" title="DDR3 SDRAM">DDR3</a> sur 3 canaux. Il se connecte sur un <a href="Socket_(processeur)" title="Socket (processeur)">socket</a> <a href="LGA_1366" title="LGA 1366">LGA 1366</a>.

</p>

<div class="mw-heading mw-heading3"><h3 id="Lynnfield">Lynnfield</h3></div>

<p>Le <i>Lynnfield</i> est un microprocesseur milieu de gamme. Il se connecte sur un <a href="Socket_(processeur)" title="Socket (processeur)">socket</a> <a href="LGA_1156" title="LGA 1156">LGA 1156</a>. Il dispose de 8 <abbr class="abbr" title="million">Mio</abbr> de cache L3, d'un contrôleur mémoire capable de gérer la mémoire <a href="DDR3_SDRAM" title="DDR3 SDRAM">DDR3</a> sur deux canaux et d'un contrôleur <a href="PCI_Express" title="PCI Express">PCI Express</a>.

</p><p>Les premiers processeurs <i>Lynnfield</i> ont été commercialisés fin 2009.

</p>

<div class="mw-heading mw-heading3"><h3 id="Havendale">Havendale</h3></div>

<p><b>Annulé</b>

Le microprocesseur Havendale devait être un microprocesseur milieu de gamme pour ordinateur de bureau. Il est initialement prévu pour le premier semestre 2009, puis repoussé au premier trimestre 2010, puis annulé. Les processeurs utilisant <i>Havendale</i> auraient été double cœur, auraient disposé d'un cache L3 de 4 <abbr class="abbr" title="million">Mio</abbr>, d'un <a href="Contr%C3%B4leur_m%C3%A9moire" title="Contrôleur mémoire">contrôleur mémoire</a> intégré capable de gérer la mémoire <a href="DDR3_SDRAM" title="DDR3 SDRAM">DDR3</a> sur deux canaux, d'un contrôleur <a href="PCI_Express" title="PCI Express">PCI Express</a> ainsi que d'un contrôleur vidéo (le chipset graphique intégré à la <a href="Carte_m%C3%A8re" title="Carte mère">carte mère</a> sera intégré dans le CPU). Ils se seraient connectés sur un <a href="Socket_(processeur)" title="Socket (processeur)">Socket</a> <a href="LGA_1156" title="LGA 1156">LGA 1156</a>. Havendale a été annulé pour faire place au <a href="#Clarkdale">Clarkdale</a> (dans la famille <a href="#Processeurs_de_la_famille_Westmere_(gravure_32_nm)">Westmere</a>) aux caractéristiques identiques mais gravé en 32 nm<sup id="cite_ref-5" class="reference"><a href="#cite_note-5"><span class="cite-bracket">[</span>5<span class="cite-bracket">]</span></a></sup>.

</p>

<div class="mw-heading mw-heading3"><h3 id="Gainestown">Gainestown</h3></div>

<p>Microprocesseur pour serveurs bi-processeur.

</p>

<div class="mw-heading mw-heading3"><h3 id="Beckton">Beckton</h3></div>

<p>Le Beckton est la déclinaison <a href="Xeon#Xeon_MP_/_Xeon_7000_/_Xeon_E7" title="Xeon">Xeon MP</a> (Pour carte mère quadri-processeur) de Nehalem. Il est muni de plusieurs liens <a href="QuickPath_Interconnect" title="QuickPath Interconnect">QPI</a> pour les communications entre processeurs, et comporte 4 ou 8 cœurs selon les modèles.

</p>

<div class="mw-heading mw-heading3"><h3 id="Pour_ordinateur_portable">Pour ordinateur portable</h3></div>

<div class="mw-heading mw-heading4"><h4 id="Clarksfield">Clarksfield</h4></div>

<p>Le Clarksfield est un processeur haut de gamme pour ordinateur portable, prévu pour 2009, il utilisera le socket <a href="LGA_1156" title="LGA 1156">LGA 1156</a> et sera gravé en 45 nm. Il disposera de 8 <abbr class="abbr" title="mégaoctet">Mo</abbr> de cache L3, d'un <a href="Contr%C3%B4leur_m%C3%A9moire" title="Contrôleur mémoire">contrôleur mémoire</a> capable de gérer la mémoire <a href="DDR3" class="mw-redirect" title="DDR3">DDR3</a> sur deux canaux et d'un contrôleur <a href="PCI_Express" title="PCI Express">PCI Express</a>.

</p>

<div class="mw-heading mw-heading4"><h4 id="Auburndale_(annulé)"><span id="Auburndale_.28annul.C3.A9.29"></span>Auburndale (annulé)</h4></div>

<p>Le Auburndale devait être un processeur de milieu de gamme pour ordinateur portable, prévu pour 2009, utilisant le socket <a href="LGA_1156" title="LGA 1156">LGA 1156</a>, gravé en 45 nm, disposant d'un cache L3 de 4 <abbr class="abbr" title="million">Mio</abbr>, de deux contrôleurs mémoire <a href="DDR3_SDRAM" title="DDR3 SDRAM">DDR3</a>, d'un contrôleur <a href="PCI_Express" title="PCI Express">PCI Express</a> ainsi que d'un GPU.

</p><p>Annulé au profit du <a href="Arrandale" title="Arrandale">Arrandale</a>.

</p>

<div class="mw-heading mw-heading2"><h2 id="Processeurs_de_la_famille_Westmere_(gravure_32_nm)"><span id="Processeurs_de_la_famille_Westmere_.28gravure_32_nm.29"></span>Processeurs de la famille Westmere (gravure 32 nm)</h2></div>

<p><i>Westmere</i> est la famille<sup id="cite_ref-ark_Westmere_2-1" class="reference"><a href="#cite_note-ark_Westmere-2"><span class="cite-bracket">[</span>2<span class="cite-bracket">]</span></a></sup> de microprocesseurs d'<a href="Intel" title="Intel">Intel</a> qui succède à la <a href="Nehalem_(famille_de_microprocesseurs)" title="Nehalem (famille de microprocesseurs)">famille Nehalem</a>. Le processus de fabrication des processeurs de cette famille utilise une <a href="Photolithographie" title="Photolithographie">photolithographie</a> dont la finesse maximale est de 32 <abbr class="abbr" title="nanomètre">nm</abbr><sup id="cite_ref-6" class="reference"><a href="#cite_note-6"><span class="cite-bracket">[</span>note 1<span class="cite-bracket">]</span></a></sup>. Westmere constitue ainsi le Die Shrink de la famille Nehalem dans la <a href="Intel#Tic-tac" title="Intel">stratégie tic-tac d'Intel</a>.

</p><p>Cette famille apporte également, par rapport à Nehalem, sept nouvelles instructions spécifiques au chiffrement <a href="Advanced_Encryption_Standard" title="Advanced Encryption Standard">AES</a><sup id="cite_ref-7" class="reference"><a href="#cite_note-7"><span class="cite-bracket">[</span>6<span class="cite-bracket">]</span></a></sup>.

</p><p>La famille de microprocesseurs qui succède à <i>Westmere</i> est <a href="Sandy_Bridge" title="Sandy Bridge">Sandy Bridge</a>.

</p>

<div class="mw-heading mw-heading3"><h3 id="Gulftown">Gulftown</h3></div>

<p>Les processeurs Gulftown possèdent six cœurs, et se connectent sur un socket <a href="LGA_1366" title="LGA 1366">LGA 1366</a>. Ce sont des processeurs haut de gamme. Ils devraient apparaitre sur le marché début 2010.

</p>

<div class="mw-heading mw-heading3"><h3 id="Clarkdale">Clarkdale</h3></div>

<p>Les processeurs Clarkdale possèdent deux cœurs. Ils se connectent sur un socket <a href="LGA_1156" title="LGA 1156">LGA 1156</a>. Ce sont des processeurs milieu ou bas de gamme.

</p>

<div class="mw-heading mw-heading3"><h3 id="Arrandale">Arrandale</h3></div>

<p>Les processeurs Arrandale possèdent deux cœurs et sont destinés aux ordinateurs portables.

</p>

<div class="mw-heading mw-heading3"><h3 id="Eagleton">Eagleton</h3></div>

<p>Les processeurs Eagleton ou Westmere-EX sont destinés aux serveurs et comportent six à dix cœurs.

</p>

<div class="mw-heading mw-heading2"><h2 id="Notes_et_références"><span id="Notes_et_r.C3.A9f.C3.A9rences"></span>Notes et références</h2></div>

<div class="mw-heading mw-heading3"><h3 id="Notes">Notes</h3></div>

<li id="cite_note-6"><span class="mw-cite-backlink"><a href="#cite_ref-6">↑</a> </span><span class="reference-text">Clarkdale et Arrandale incluent une partie gravée en 32 <abbr class="abbr" title="nanomètre">nm</abbr> et une autre gravée en 45 <abbr class="abbr" title="nanomètre">nm</abbr></span>

</li>

</ol></div>

</div>

<div class="mw-heading mw-heading3"><h3 id="Références"><span id="R.C3.A9f.C3.A9rences"></span>Références</h3></div>

<li id="cite_note-ark_Nehalem-1"><span class="reference-text"><span class="ouvrage"><abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> « <a rel="nofollow" class="external text" href="http://ark.intel.com/ProductCollection.aspx?codeName=25032"><cite style="font-style:normal;" lang="en">Intel product specifications</cite></a> », sur <span class="italique">intel.com</span> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2020-08-09" data-sort-value="2020-08-09">9 août 2020</time>)</small></span>.</span>

</li>

<li id="cite_note-ark_Westmere-2"><span class="reference-text"><span class="ouvrage"><span class="noarchive">« <a rel="nofollow" class="external text" href="http://ark.intel.com/ProductCollection.aspx?codeName=29977"><cite style="font-style:normal; color:var(--color-link-red, #d73333);">http://ark.intel.com/ProductCollection.aspx?codeName=29977</cite></a> »<sup class="">(<a rel="nofollow" class="external text" href="https://web.archive.org/web/*/http://ark.intel.com/ProductCollection.aspx?codeName=29977">Archive.org</a> • <a rel="nofollow" class="external text" href="https://archive.wikiwix.com/cache/?url=http://ark.intel.com/ProductCollection.aspx?codeName=29977">Wikiwix</a> • <a rel="nofollow" class="external text" href="https://archive.is/http://ark.intel.com/ProductCollection.aspx?codeName=29977">Archive.is</a> • <a rel="nofollow" class="external text" href="https://webcache.googleusercontent.com/search?hl=fr&q=cache:http://ark.intel.com/ProductCollection.aspx?codeName=29977">Google</a> • Que faire ?)</sup></span></span></span>

</li>

<li id="cite_note-3"><span class="mw-cite-backlink"><a href="#cite_ref-3">↑</a> </span><span class="reference-text"><span class="ouvrage"><abbr class="abbr indicateur-langue" title="Langue : anglais américain">(en-US)</abbr> « <a rel="nofollow" class="external text" href="https://ark.intel.com/content/www/us/en/ark/products/37147/intel-core-i7-920-processor-8m-cache-2-66-ghz-4-80-gt-s-intel-qpi.html"><cite style="font-style:normal;" lang="en-us">Intel® Core™ i7-920 Processor 8M Cache, 2.66 GHz, 4.80 GT/s Intel® QPI</cite></a> », sur <span class="italique">intel.com</span> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2024-09-21" data-sort-value="2024-09-21">21 septembre 2024</time>)</small></span></span>

</li>

<li id="cite_note-4"><span class="mw-cite-backlink"><a href="#cite_ref-4">↑</a> </span><span class="reference-text"><span class="ouvrage"><abbr class="abbr indicateur-langue" title="Langue : anglais américain">(en-US)</abbr> « <a rel="nofollow" class="external text" href="http://www.intel.com/pressroom/archive/reference/whitepaper_Nehalem.pdf"><cite style="font-style:normal;" lang="en-us">whitepaper_Nehalem</cite></a> » <abbr class="abbr indicateur-format format-pdf" title="Document au format Portable Document Format (PDF) d'Adobe">[PDF]</abbr>, sur <span class="italique">intel.com</span> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2024-09-21" data-sort-value="2024-09-21">21 septembre 2024</time>)</small></span></span>

</li>

<li id="cite_note-5"><span class="mw-cite-backlink"><a href="#cite_ref-5">↑</a> </span><span class="reference-text"><span class="ouvrage">« <a rel="nofollow" class="external text" href="http://www.presence-pc.com/actualite/westmere-clarkdale-gulftown-33570/"><cite style="font-style:normal;">Tom's Hardware</cite></a> », sur <span class="italique">Tom’s Hardware</span> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2023-06-30" data-sort-value="2023-06-30">30 juin 2023</time>)</small></span>.</span>

</li>

<li id="cite_note-7"><span class="mw-cite-backlink"><a href="#cite_ref-7">↑</a> </span><span class="reference-text"><a rel="nofollow" class="external text" href="http://www.hardware.fr/news/10095/32nm-2009-intel-contre.html">« 32nm en 2009 pour Intel : pour et contre »</a> dans hardware.fr</span>

</li>

</ol></div>

</div>

<div class="mw-heading mw-heading2"><h2 id="Voir_aussi">Voir aussi</h2></div>

<div class="mw-heading mw-heading3"><h3 id="Articles_connexes">Articles connexes</h3></div>

<ul><li><a href="Liste_des_microprocesseurs_Intel#Nehalem" title="Liste des microprocesseurs Intel">Liste des processeurs Nehalem</a></li>

<li><a href="Sandy_Bridge" title="Sandy Bridge">Sandy Bridge</a>, la microarchitecture suivante</li></ul>

<div class="mw-heading mw-heading3"><h3 id="Liens_externes">Liens externes</h3></div>

<ul><li><a rel="nofollow" class="external text" href="http://www.hardware.fr/articles/733-1/dossier-architecture-intel-nehalem.html">Dossier : l'architecture Intel Nehalem</a>, hardware.fr</li>

<li><span class="ouvrage"><abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> « <a rel="nofollow" class="external text" href="https://arstechnica.com/hardware/news/2008/04/what-you-need-to-know-about-nehalem.ars"><cite style="font-style:normal;" lang="en">What you need to know about Intel's Nehalem CPU</cite></a> », sur <span class="italique">Ars Technica</span> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2020-08-09" data-sort-value="2020-08-09">9 août 2020</time>)</small></span></li></ul>

</div>

<ul id="bandeau-portail" class="bandeau-portail"><li><span class="bandeau-portail-element"><span class="bandeau-portail-icone"><span class="noviewer" typeof="mw:File"></span></span> <span class="bandeau-portail-texte">Portail de l’informatique</span> </span></li> </ul></div><div><div class="zim-footer">

Cet article est issu de <a class="external text" title="Dernière modification le 2025-03-16" href="https://fr.wikipedia.org/wiki/?title=Nehalem_(microarchitecture)&oldid=223959577">Wikipédia</a>. Sauf mention contraire, le texte est disponible sous <a class="external text" href="https://creativecommons.org/licenses/by-sa/4.0/deed.fr">Creative Commons Attribution-Share Alike 4.0</a>. Des conditions supplémentaires peuvent s’appliquer aux fichiers multimédias.

</div>

</div></div>

</div>

</main>

</div>

</body></html>